IBM ha dado un paso monumental en el desarrollo de la tecnología de semiconductores al presentar un nuevo chip que podría extender la Ley de Moore por hasta una década. Este innovador chip de 0.7 nanómetros contiene aproximadamente 100 mil millones de transistores en un área comparable al tamaño de una uña, lo que representa el doble de la densidad que la empresa había alcanzado anteriormente en 2021. Con esta nueva arquitectura llamada nanostack, IBM busca no solo mejorar el rendimiento de las computadoras, sino también hacerlas más eficientes en términos energéticos. Este avance se convierte en un hito, especialmente en un momento en que los transistores tradicionales se acercan a límites físicos debido a la mecánica cuántica.
La Ley de Moore, que predice la duplicación de la cantidad de transistores en un chip aproximadamente cada dos años, ha sido la guía principal en la evolución de la tecnología de semiconductores. Sin embargo, en los últimos años, la reducción de tamaño de los transistores ha comenzado a chocar con barreras tecnológicas. El nuevo enfoque de IBM, que se aleja de la miniaturización hacia la construcción vertical de transistores en dos capas, marca un cambio significativo en la estrategia de diseño de chips. Jay Gambetta, director de IBM Research, asegura que esta innovación es un avance considerable, ya que podría llevar a una mejora de hasta un 50% en la capacidad de procesamiento y una reducción del 70% en el consumo de energía, especialmente vital para los centros de datos.
La técnica de nanostacking diseñada por IBM permite a los ingenieros fabricar transistores capa por capa, similar a la forma en que se monta una tarta. Comenzando con una capa de silicio, los ingenieros superponen otra capa, construyendo los transistores necesario y generando conexiones eléctricas. Este método de apilamiento vertical se diferencia de otros enfoques, como el 3D V-Cache de AMD, proporcionando un alineamiento más preciso y rendimiento optimizado. Esta tecnología no solo es innovadora, sino que también representa un enfoque colaborativo en la industria, ya que IBM planea trabajar con otros fabricantes de semiconductores para llevar a cabo la producción masiva de chips utilizando esta arquitectura.
Sin embargo, la producción de estos chips conlleva desafíos significativos. La creación de capas adicionales implica un aumento en la tasa de defectos, dado que cualquier fallo en una capa impactará en todo el chip. Qing Cao, profesor de ciencia de materiales, señala que el hecho de construir sobre un chip existente puede introducir complejidades adicionales, lo que hace que la fabricación de semiconductores de múltiples capas sea algo costoso. Además, mantener la temperatura de producción por debajo del umbral crítico de 400 °C para evitar dañar las conexiones es un desafío constante que IBM ha comenzado a abordar, aunque los detalles exactos de su método son confidenciales.
A medida que la industria se adentra en esta nueva era de tecnología de chips, los académicos también están realizando avances en la apilación de transistores. Por ejemplo, el grupo de Cao ha explorado tecnologías que permiten apilar transistores a temperaturas aún más bajas, lo que podría simplificar aún más el proceso. A pesar de la competencia y los desafíos, la estrategia de IBM con su diseño nanostack es vista como un cambio transformador en la manufactura de semiconductores, lo que podría redefinir el panorama de la tecnología en los próximos años. La expectativa está en el aire sobre cuál será la aplicación crítica que emergerá de este enfoque innovador.
